Thin film transistor						
Patent Number:	□ <u>US5831281</u>					
Publication date:	1998-11-03					
Inventor(s):	KUROGANE SAORI (JP); SAKAMOTO HIROMI (JP)					
Applicant(s)::	SHARP KK (JP)					
Requested Patent:	□ JP9148586					
Application Number:	US19960757765 19961127					
Priority Number(s):	JP19950309614 19951128					
IPC Classification:	H01L29/04					
EC Classification:						
Equivalents:						
Abstract						

A thin film transistor of this invention includes: a source and drain regions formed on an insulating base region; and a conductive layer connected to the source and drain regions. The conductive layer has a layered structure of an Al-containing metal film and an N-containing Mo film.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-148586

(43)公開日 平成9年(1997)6月6日


	識別記号	庁内整理番号	FΙ				技術表示箇所
29/786			H01L	29/78	612	С	
1/136	500	•	G 0 2 F	1/136	500		
21/28	301		H 0 1 L	21/28	3 0 1	L	
					3 0 1	R	
21/3205				21/88		R	
審査請	財 未請求	請求項の数8	OL			(全8頁)	最終頁に続く
		月28日	(72)発明者 (72)発明者	シ大鐵大ヤ坂大ヤ坂一杯阪ー本阪・大塚・大・大塚・大・大・大・大・大・大・大・大・大・大・大・大・大・大・大・	プ大お大株弘大株式市 かいっぱん かいっぱん かいいいき かいりん 大き でいく かいりん かいりん かいりん かいりん かいりん かいりん かいりん かいしん かいしん かいしん かいしん かいしん かいしん かいしん かいし	倍野区長池 倍野区長池 内 倍野区長池 内	町22番22号 シ
	1/136 21/28 21/3205 審査請 特願	29/786 1/136 500 21/28 301 21/3205 審査請求 未請求 特願平7-309614	29/786 1/136 500 21/28 301 21/3205 審査請求 未請求 請求項の数8	29/786 H 0 1 L 1/136 5 0 0 G 0 2 F 21/28 3 0 1 H 0 1 L 21/3205 審査請求 未請求 請求項の数 8 O L 特願平7-309614 (71)出願人 平成7年(1995)11月28日 (72)発明者	29/786 H 0 1 L 29/78 1/136 5 0 0 G 0 2 F 1/136 21/28 3 0 1 H 0 1 L 21/28 21/3205 21/88 審査請求 未請求 請求項の数 8 O L 特願平7-309614 (71)出願人 000005 平成7年(1995)11月28日 (72)発明者 鐵 さ大阪府・ヤーブ・(72)発明者 坂本・大阪府・ヤーブ・インス・アーブ・イン	29/786 H01L 29/78 612 1/136 500 G02F 1/136 500 21/28 301 H01L 21/28 301 21/3205 21/88 審查請求 未請求 請求項の数8 OL 特願平7-309614 (71)出願人 000005049 シャープ株式会 平成7年(1995)11月28日 (72)発明者 鐵 さおり大阪府大阪市阿ャープ株式会社(72)発明者 (72)発明者 坂本 弘美大阪府大阪市阿ャープ株式会社	29/786 H 0 1 L 29/78 6 1 2 C 1/136 5 0 0 G 0 2 F 1/136 5 0 0 21/28 3 0 1 H 0 1 L 21/28 3 0 1 L 3 0 1 R 3 0 1 R 21/3205 21/88 R 審査請求 未請求 請求項の数8 O L (全8頁) 特願平7-309614 (71)出願人 000005049 シャープ株式会社 大阪府大阪市阿倍野区長池 大阪府大阪市阿倍野区長池 大阪府大阪市阿倍野区長池 大阪府大阪市阿倍野区長池 ヤープ株式会社内

(54) 【発明の名称】薄膜トランジスタ及びその製造方法

(57)【要約】

【課題】 ソース,ドレイン電極配線として用いられる Mo膜とA1膜との2層構造の導体層を、A1膜に対するMo膜のシフトを抑えつつ、エッチング可能とし、これにより安定した特性を有する高性能薄膜トランジスタを提供する。

【解決手段】 ソース,ドレイン電極配線10を、A1系金属膜8とMo膜9との2層構造とするとともに、該Mo膜9を窒素を含むものとして、Mo膜9のエッチレートをA1系金属膜8のエッチレートに近いものとした。



【特許請求の範囲】

【請求項1】 絶縁性下地領域上に形成されたソース, ドレイン領域と、

該ソース,ドレイン領域につながる導体層とを備え、 該導体層を、A1系金属膜と、窒素を含有するMo膜と からなる積層構造とした薄膜トランジスタ。

【請求項2】 請求項1記載の薄膜トランジスタにおい て、

前記窒素を含有するΜο膜の比抵抗は、65~195μ Ωcmである薄膜トランジスタ。

【請求項3】 絶縁性下地領域上に形成されたソース, ドレイン領域とつながる、A1系金属膜とMo膜との2 層構造の導体層を形成する工程を含み、

該Mo膜を、窒素又はアンモニアを含んだ雰囲気中で成 膜する薄膜トランジスタの製造方法。

【請求項4】 請求項3記載の薄膜トランジスタの製造 方法において、

前記Mo膜を、ArガスとN₂ ガスとの混合ガス雰囲気 中にてスパッタ法により成膜する薄膜トランジスタの製 造方法。

【請求項5】 請求項3記載の薄膜トランジスタの製造 方法において、

前記Mo膜を、 N_2 もしくはアンモニアを含むガスを用 いてCVD法により成膜する薄膜トランジスタの製造方 法。

【請求項6】 絶縁性下地領域上に形成されたソース, ドレイン領域とつながる、A1系金属膜とMo膜との2 層構造の導体層を形成する工程を含み、

該Mo膜を、Moの成膜処理により形成された膜中に窒 素を導入して形成する薄膜トランジスタの製造方法。

【請求項7】 請求項6記載の薄膜トランジスタの製造 方法において、

前記Moの成膜処理により得られた膜を、窒素もしくは アンモニア雰囲気中でアニールして、該膜に窒素を導入 する薄膜トランジスタの製造方法。

【請求項8】 請求項6記載の薄膜トランジスタの製造 方法において、

前記Moの成膜処理により得られた膜に、イオン注入法 により窒素を導入する薄膜トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ 及びその製造方法に関し、特に、液晶表示装置(以下、 LCDともいう。) において絵素選択用のスイッチング 素子や液晶駆動用のドライバー素子として用いられる薄 膜トランジスタの構造及びその形成プロセスに関するも のである。

[0002]

【従来の技術】LCDを構成する、TFTがマトリクス

のソース、ドレイン領域につながる導体層、つまりソー ス,ドレイン電極やソース,ドレイン配線(以下、これ らをまとめてソース,ドレイン電極配線という。) とし て、A1薄膜が用いられる。また、この基板上には各T FTに対応させて、ITOからなる画素電極が設けられ ている。

【0003】このような構成の基板では、ソース、ドレ イン電極配線用のA1膜のパターニングを行う場合、パ ターン形成するためのレジストの現像処理時に、現像液 10 の作用によってA1膜とITO膜との間に電池反応が生 じ、この部分で、A1膜の腐食が発生する。

【0004】また、この腐食を防ぐために、A1膜をパ ターニングしてなるソース、ドレイン電極配線上に絶縁 膜を成膜し、この絶縁膜にコンタクトホールを開けて、 上層の画素電極と導通をとるという方法がとれるが、こ の場合、ITO膜の成膜時に、絶縁膜のコンタクトホー ル内に剥き出しになっているA1膜が、成膜装置内の酸 素雰囲気中で酸化し、ITO膜とソース,ドレイン電極 配線との間でオーミックコンタクトがとれなくなるとい 20 う問題がある。

【0005】そこで、上記のような問題に対しては、ソ ース,ドレイン電極配線を、A1膜とMo膜の2層構造 とすることにより、腐食を防ぐことができ、しかもIT O膜とソース、ドレイン電極配線とのオーミックコンタ クトを可能とすることができる。

【0006】さらに、上記ソース、ドレイン電極配線 を、A1膜上にMo膜を成膜したMo/A1の2層構造 とすることにより、後工程での熱処理によるA1の突起 物、ヒロックやホイスカ等の発生を抑え、マイグレーシ 30 ョンを防ぎ、配線の信頼性を向上させることができる。 [0007]

【発明が解決しようとする課題】このようにソース,ド レイン配線電極を、A1膜とMo膜の2層構造とした場 合、これらの層は2層連続して成膜することができ、ま た、リン酸、硝酸、酢酸、及び水からなる混合液によ り、2層同時にエッチングできるため、工程数を増やす ことなく腐食等の問題を解決することができる。

【0008】ところが、A1膜とMo膜のエッチングレ ートが異なるために、Mo膜もしくはA1膜のパターン 40 がエッチングによりシフトする、つまりMo膜及びA1 膜の一方のパターン幅が他方のパターン幅より小さくな るという問題が起こる。

【0009】図6 (a) に示すように、上記ウエットエ ッチングによって、ソース,ドレイン電極配線を構成す る2層膜のうち下層の膜21が上層の膜22に比べてエ ッチングされすぎた場合、このソース,ドレイン電極配 線を覆うよう絶縁膜や保護膜等の膜23を形成すると、 ソース、ドレイン電極配線の上部に空洞24やそれから 発達したクラック25等が発生する。そして後処理工程 状に配置されたアクティブマトリクス基板では、TFT 50 においてこのような空洞やクラック内にしみこんだ酸等

によってソース, ドレイン電極配線が腐食して断線する といういう問題が発生する。

【0010】また、上記ウエットエッチングによって、ソース、ドレイン電極配線を構成する2層膜のうちの上層の膜22が下層の膜21に比べてエッチングされすぎ、その配線パターンが下層のものより細くなると、ソース、ドレイン電極配線上に形成したコンタクトホールでのITO膜のカパレッジが悪くなるためコンタクト抵抗が高くなり、ITO膜とソース、ドレイン電極配線との間での導通がとれ難くなる。

【0011】また、図6(b)のように、上記ソース,ドレイン電極配線上に形成したコンタクトホール23a内で、ソース,ドレイン電極配線を構成する2層膜のうちの下層の膜21が剥き出しになっていると、ITO膜26のマスクアライメント時のパターンずれなどがあった場合、ITO膜26のエッチング液や、後処理工程で使われる酸等によって、ソース,ドレイン電極配線に腐食部分27が発生するという問題がある。

【0012】また、ソース、ドレイン電極配線に採用されているMo/Alの2層構造におけるAl膜の信頼性、つまり構造上の強度などの点からも、下層のAl膜のエッチングシフトが大きい場合には、このソース、ドレイン電極配線を覆う膜のカバレッジが劣化しやすいという問題が発生する。また、上記Mo/Alの2層構造における上層のMo膜のエッチングシフトが大きい場合には、Al膜の熱処理における耐ヒロック性等の劣化を招くという問題がある。

【0013】ところで、2 層構造の配線におけるサイドエッチを低減するために、積層膜の膜厚比を制御する手法が特開平6-104241 号公報に開示されているが、本件発明者らの実験によると、Mo/A102 層構造では、Mo 膜の方がその膜厚の比によらずA1 膜に比べて配線幅が細くなることが確認された。

【0014】本発明は上記のような問題点を解決するためになされたもので、ソース、ドレイン電極配線として用いられるMo膜とA1膜との2層構造の導体層を、A1膜に対するMo膜のシフトを抑えつつ、エッチングすることができる薄膜トランジスタ及びその製造方法を得ることを目的とする。

[0015]

【課題を解決するための手段】この発明に係る薄膜トランジスタは、絶縁性下地領域上に形成されたソース,ドレイン領域と、該ソース,ドレイン領域につながる導体層とを備え、該導体層を、A1系金属膜と、窒素を含有するMo膜とからなる積層構造としたものである。そのことにより上記目的が達成される。

【0016】この発明の薄膜トランジスタにおいては、前記窒素を含有するMo膜の比抵抗は、 $65\sim195$ μ Ω cmであることが好ましい。

【0017】この発明に係る薄膜トランジスタの製造方 50 て、窒素を導入するものである。

法は、絶縁性下地領域上に形成されたソース,ドレイン領域とつながる、A1系金属膜とMo膜との2層構造の導体層を形成する工程を含み、該Mo膜を、窒素又はアンモニアを含んだ雰囲気中で成膜するようにしたものである。そのことにより上記目的が違成される。

【0018】この発明の薄膜トランジスタの製造方法においては、前記M o 膜を、A r ガスとN 2 ガスとの混合ガス雰囲気中にてスパッタ法により成膜することが好ましい。

10 【0019】この発明の薄膜トランジスタの製造方法においては、前記Mo膜を、N2もしくはアンモニアを含むガスを用いてCVD法により成膜することが好ましい。

【0020】この発明に係る薄膜トランジスタの製造方法は、絶縁性下地領域上に形成されたソース,ドレイン領域とつながる、A1系金属膜とMo膜との2層構造の導体層を形成する工程を含み、該Mo膜を、Moの成膜処理により形成された膜中に窒素を導入して形成するものである。そのことにより上記目的が達成される。

20 【0021】この発明の薄膜トランジスタの製造方法においては、前記Moの成膜処理により得られた膜を、窒素もしくはアンモニア雰囲気中でアニールして、該膜に窒素を導入することが好ましい。

【0022】この発明の薄膜トランジスタの製造方法においては、前記Moの成膜処理により得られた膜に、イオン注入法により窒素を導入することが好ましい。

【0023】以下、本発明の作用について説明する。この発明においては、ソース、ドレイン領域につながる導体層を、A1系金属膜と、窒素を含有するMo膜とからなる積層構造としたので、Mo膜のエッチレートがA1系金属膜のエッチレートに近いものとなり、これによりA1膜に対するMo膜のシフトを抑えつつ、上記2層構造の導体層をエッチングすることができる。

[0024]

【発明の実施の形態】まず、本発明の基本原理について 説明する。

【0025】本発明は、ソース,ドレイン電極配線として形成されたA1系金属膜の上層または下層として、M の膜を、Arガスと、Arガス流量の10%~70%に40 相当する流量の N_2 ガスとの混合ガス中においてスパッタ法により成膜するものである。

【0026】本発明は、ソース、ドレイン電極配線として形成したA1系金属膜の上層または下層として、Mo膜を窒素またはアンモニアを含んだ雰囲気中でCVD法により成膜するものである。

【0027】本発明は、A1系金属膜の上層または下層としてMoを成膜した後、成膜したMoに対して、イオン注入処理、もしくは窒素またはアンモニア雰囲気中での処理温度450~600℃によるアニール処理を施して、容器を適しするよのである。

【0028】このような方法により、比抵抗が $65\sim1$ $95\mu\Omega$ cmであるような、窒素を含有するMo膜が形成され、ウエットエッチングの際にA1膜に対するMo 膜のシフト量を小さく抑えることが可能となる。

【0029】具体的には、図7に示すように、Mo膜の成膜時の N_2 / Ar流量比を上げると、Mo膜のエッチレートは下がり、A1膜のエッチレートに近づくこととなり、これによりMo膜のA1膜に対するエッチングシフト量が抑えられる。

【0030】次に、 $Mo膜のスパッタ時のN_2/Ar流$ 10 量比によって、その下層のA1合金膜に対する、上層のMo膜の片側エッチングシフト量が変化することを図8 のグラフを参照して説明する。

【0031】このグラフの横軸はMoスパッタ時のN。 /Ar流量比であり、縦軸はウエットエッチング後におけるA1薄膜の幅とその上層のMo薄膜の幅の差を2で割った値、すなわちMo薄膜の片側シフト量(μ m)である。ここで、A1合金膜の厚さは500nm,Mo薄膜の厚さは150nmである。図8に示すように、Mo膜の厚さは150nmである。図8に示すように、Moブスパッタ時のN。/Ar流量比を上げると、Mo膜のスパッタ時のN。/Ar流量比を上げると、Mo膜のスパッタ時のN。/Ar流量比を上げると、Mo膜のシフト量は少なくなる。ところで、特開平6-104241号公報には、Mo/A1の2層構造における、Mo膜のA1膜に対するシフト量を、これらの膜厚比により間のA1膜に対するシフト量を、これらの膜厚比により間する手法が開示されているが、本発明のように、Mo膜とA1膜のエッチングレートを制御する,つまり順とA1膜のエッチングレートを近い値にする方が、該両者の膜とA1膜のエッチングレートを近い値にする方が、該両者の膜とB1間である。

【0032】また、図9は、横軸をMoスパッタ時のN2/Ar流量比、縦軸をMo膜の比抵抗($\mu\Omega$ cm)として、これらの関係をグラフで示しており、このグラフから、Moスパッタ時のN2/Ar流量比を上げると、Mo膜の比抵抗は上昇するが、配線をA1膜とMo膜との2層積層構造とすることにより、A1が低抵抗金属であることから、配線全体の抵抗は下がる。

【0033】例えば、Aroガス流量が20sccm, N_2 のガス流量が10sccmである雰囲気中で成膜したMo膜の比抵抗は $154\mu\Omega$ cmになり、比抵抗は大きく上昇するが、配線をこのように成長したMo膜とA1 膜との2 層構造にすると、Mo膜の層厚が150nm、A1 膜の層厚が150nmである場合、通常のMo度とA1 膜とからなる2 層配線の抵抗に比べて十数パーセントしか大きくならない。

【0034】以上の結果から、ソース,ドレイン電極配線を、窒素を導入したM o 膜とA 1 膜との積層構造とすることにより、M o 膜とA 1 膜とを 2 層同時にウェットエッチングする際のM o 膜のA 1 膜に対するエッチングシフト量を小さく抑えることができるため、配線抵抗の増大を抑えつつ、ソース,ドレイン電極配線の信頼性を向上させることができる。

【0035】以下、この発明の実施形態について図面を用いて説明するが、この発明は以下の実施形態に限定されるものではない。なお、以下の実施形態の説明に用いる各図は、液晶表示パネルの一画素部分の要部を構成するスイッチング素子としての薄膜トランジスタを主として概略的に示す断面図である。

6

【0036】(実施形態1)図1は、本発明の実施形態1による薄膜トランジスタの構造を示す図であり、図2(a)~(c)、図4(a),

(b) は、本発明の実施形態1による薄膜トランジスタの製造方法を説明するための図であり、それぞれ主要工程での薄膜トランジスタの断面構造を示している。

【0037】図において、100は本実施形態1の薄膜トランジスタで、そのガラス基板1上には、 SiO_2 膜2を介して半導体層3が形成されている。この半導体層3の中央部分には、ゲート絶縁膜4を介してゲート電極5が配置されており、該半導体層3のゲート電極5の両側部分は、ソース,ドレイン領域となっている。また、上記半導体層3及びゲート電極5は層間絶縁膜6により覆われており、該層間絶縁膜6の、ソース,ドレイン領域に対応する部分には、コンタクトホール7が形成されている。また、この層間絶縁膜6上には、ソース,ドレイン電極配線10が形成されており、これは、上記コンタクトホール7を介してソース,ドレイン領域と電気的につながっている。

【0038】ここで、上記ソース,ドレイン電極配線10は、下層のA1合金膜8とその上に形成された窒素を含むMo膜9の2層構造となっている。そして、このソース,ドレイン電極配線10及び上記層間絶縁膜6の表面は、表面保護膜11により被覆されており、該表面保護膜11上には画素電極13が形成されている。この画素電極13は、上記表面保護膜11に形成されたコンタクトホール12を介して上記ソース,ドレイン電極配線10に電気的につながっている。

【0039】次に製造方法について説明する。

【0040】図2 (a) に示すように、ガラス基板1上に、基板からの不純物の拡散を防ぐため、 SiO_2 膜2を100nmの厚さに堆積し、さらにその上にシリコン層を厚さ50nm堆積し、これを加工して半導体層3を40 形成する。

【0041】次に、全面にゲート絶縁膜としてSiO₂ 膜4を堆積し、該半導体膜3の所定領域上に該ゲート絶縁膜4を介して、耐熱性に優れた低抵抗金属を厚さ350nmに成膜し、該低抵抗金属膜をバターニングしてゲート電極5を形成する(図2(b)参照)。

【0042】次に、図2(c)に示すように、ソース,ドレインを形成するため、n⁺イオンの注入を、雰囲気としてPH。とH2の混合ガスを用いて、加速電圧を80keV、ドーズ量を $5E14/cm^2$ とした条件で行う(図2(c)参照)。

30

8

【0043】続いて、Xe-C1エキシマレーザーを用 い、室温でかつ大気雰囲気中で350mj/cm2のエ ネルギーでのレーザ照射により上記半導体膜3の活性化 を行った後、該全面に絶縁膜6を堆積し、ソース,ドレ イン領域に対応するコンタクト孔7、及びゲート電極に 対するコンタクト孔 (図示せず) を開口する (図3 (a)).

【0044】次に、図3(b)に示すように、ソース, ドレイン電極配線として、A1合金膜8を、Arガス5 0 s c c m、ガス圧 3 . 0 × 1 0 ⁻³ T o r r の雰囲気中 10 で膜厚500nmの厚さに成長し、その上にMo膜9を Arガス20sccm, N₂ガス10sccm, ガス圧 3. 0×10⁻³Torrの雰囲気中で、層厚150nm の厚さに成長する。ここでは、上記A1膜とMo膜の2 層をスパッタ法で連続して成膜する。なお、上記N₂ガ ス流量は、上記の値に限るものではないが、Aェガス流 量の10%~70%に相当するものであることが好まし い。その後、これらのA1薄膜とMo薄膜とをウエット エッチングを用いてパターニングする。

【0045】このエッチングは、燐酸、硝酸、酢酸、及 20 び水の混合液中に被エッチング層を浸漬することによっ て行う。Mo膜とA1膜は、ともに上記エッチング液で エッチング可能であるため、これらの膜は、同一エッチ ング槽内で二層同時に、即ち一工程でエッチング可能で ある。

【0046】ただし、窒素を含まない雰囲気中でスパッ タしたMo膜は、A1膜よりエッチングレートが速いた め、A1膜を厚くするほどMo膜のエッチング量が増大 することとなり、A1膜に対するMo膜のエッチングシ フト量が大きくなる。

【0047】これに対し、本発明では、A1膜とともに 2層構造を構成するMo膜を、窒素を含んだ雰囲気中で 成膜したものとしているので、上記A1膜に対するMo 膜のエッチングシフト量を小さく抑えることが可能とな

【0048】なお、窒素を導入したMo膜を形成するそ の他の方法としては、成膜したMoからなる膜に、窒素 をそのガス流量10sccm,加速電圧80keV,R Fパワー180W、ドーズ量1.8E15/cm²の条 件でイオン注入する方法、成膜したMoからなる膜を、 窒素雰囲気中でアニールする方法がある。これらの方法 は、上記のように2層構造のソース,ドレイン電極配線 を有する薄膜トランジスタの製造プロセスに用いること ができる。

【0049】このようにして、図3(c)に示すよう に、エッチングシフト量を抑えたMo/Alの2層構造 のソース, ドレイン電極配線10を形成することができ る。

【0050】次いで、ソース、ドレイン電極配線10を

極との導通をとるために、該保護膜11にコンタクトホ ール12を開口する(図4(a)参照)。

【0051】そして最後にITO薄膜を堆積しパターニ ングして画素電極13を形成して、薄膜トランジスタ1 00を完成する(図4(b))。

【0052】 (実施形態2) 次に、本発明の実施形態2 による薄膜トランジスタ及びその製造方法について説明 する。

【0053】この実施形態2では、上記実施形態1と同 様の処理(図2(a)~2(c)参照)を経て、図3

(a) に示すように層間絶縁膜6にコンタクトホール7 を開けた後、ソース、ドレイン電極配線として、A1合 金膜8を厚さ500nmに成膜し、その上にMo膜を、 MoF₆ガス70sccm, N₂ガス500sccm、ガ ス圧30Torr、処理温度430℃の条件にて、15 0 nmの厚さにCVD法により成膜する。これにより、 窒素を含有するMo膜9を形成する(図3(b)参 照)。なお、ここでは、上記N2ガスに代えて、アンモ ニアガスを用いることもできる。

【0054】そして、これらA1薄膜8とMo薄膜9と をウエットエッチングによってパターニングして、図3 (c) に示すように、エッチングシフトを抑えたMo/ A1の2層構造のソース、ドレイン電極配線10を形成

【0055】それ以降の工程では、実施形態1と同様の 処理(図4(a),図4(b))を行って薄膜トランジ スタ (図1参照)を完成する。

【0056】(実施形態3)次に、本発明の実施形態3 による薄膜トランジスタ及びその製造方法について説明 する。

【0057】この実施形態3では、上記実施形態1と同 様の処理(図2(a)~図2(c)参照)を経て、層間 絶縁膜6にコンタクトホール7を開けた後(図3

(a))、ソース,ドレイン電極配線として、A1合金 膜8をArガス50sccm、ガス圧0.4Paの雰囲 気中で、厚さ500nmに成長し、その上にMo膜をA rガス50sccm、ガス圧0.4Paの雰囲気中で厚 さ150nmに成長する。ここでは、これらの2層をス バッタ法などで連続して成膜する。

【0058】そして、成膜したMo膜に対して、N₂ガ ス1000sccm、ガス圧10Torr、処理温度5 00℃の条件で、2分間ランプアニール処理を行う。こ れによりMo膜中に窒素を導入する。なお、ここで、上 記N2ガスに代えてアンモニアガスを用いることもでき る。また上記処理温度は500℃に限るものではない が、450℃~600℃の範囲であることが好ましい。 【0059】このようにして窒素を含有するMo膜とA 1膜との積層構造を形成した後(図3(b))、これら 2 層膜をウエットエッチングによってパターニングし 覆うように基板表面全体に保護膜11を成膜し、画索電 50 て、図3(c)に示すように、エッチングシフトを抑え たMo/Alの2層構造のソース,ドレイン電極配線1 0を形成する。

【0060】以降の工程では、実施形態1と同様の処理 (図4(a),図4(b))を行って薄膜トランジスタ (図1参照)を完成する。

【0061】(実施形態4)次に、本発明の実施形態4 による薄膜トランジスタ及びその製造方法について説明 する。

【0062】上記実施形態1と同様の処理(図2 (a) ~図2 (c)) を経て層間絶縁膜6にコンタクトホール 10 7を開けた後(図5 (a))、ソース,ドレイン電極配 線として、A1膜又はA1合金膜8をArガス50sc cm、ガス圧0.4Paの雰囲気中で厚さ500nmに 形成し、その上にMo膜14をArガス50sccm、 ガス圧0.4Paの雰囲気中で厚さ150nmに形成す る。ここで、これらの2層はスパッタ法などで連続して 成膜する (図5 (b))。

【0063】そして、成膜したMoのみからなる純Mo 膜14に、N2ガスの流量10sccm,加速電圧80 keV, RFパワー180W、ドーズ量1.8E15/20 ${f c}\ {f m}^2$ の条件で、窒素のイオン注入処理を施す(図 ${f 5}$

(c)参照)。これにより上記純Mの膜14中に窒素を 導入して、窒素を含むMo膜9を形成する。

【0064】このようにして窒素を含有するMo膜9と A1膜またはA1合金膜8の積層構造を形成した後(図 3 (b) 参照)、これら2層膜をウエットエッチングに よってパターニングして、図3 (c) に示すように、エ ッチングシフトを抑えたMo/Alの2層構造のソー ス,ドレイン電極配線10を形成する。

【0065】以降の工程では、上記実施形態1と同様の 30 処理(図4(a),図4(b)参照)を行って薄膜トラ ンジスタ (図1参照) を完成する。

【0066】なお、上記各実施形態では、Mo膜の比抵 抗について具体的な値は示していないが、該各実施形態 では、Μο膜の比抵抗を、65~195μΩсmの範囲 の値に設定しており、このような比抵抗の、窒素を含有 するMo膜では、ウエットエッチングの際にAl膜に対 するMo膜のシフト量を小さく抑えることが可能とな

【0067】また、上記各実施形態では、A1膜上にM 40 o 膜を形成した 2 層構造のソース, ドレイン電極配線を 示したが、場合によっては、ソース,ドレイン電極配線 を、Mo膜上にA1膜を形成した2層構造としてもよ く、この場合も、Mo膜を、窒素を含有するものとする ことにより、ウエットエッチングの際にA1膜に対する Mo膜のシフト量を小さく抑えることができる。

[0068]

【発明の効果】以上のように本発明によれば、液晶ディ

10 スプレイを構成する、マトリクス状にTFTが配列され た基板におけるソース、ドレイン電極配線を、Al系金 属膜と、Mo膜からなる2層構造としたので、該ソー ス,ドレイン電極配線の信頼性を向上することができ、 これにより製品の歩留向上を図ることができる。

【0069】また、Mo薄膜を、窒素を含んだ雰囲気中 で成膜したものとしているので、A1膜とMo膜の2層 構造の配線を、同時にウエットエッチングしてバターン 形成する際に、Mo膜のエッチングシフトを小さく抑え て、ソース,ドレイン電極配線の高精度の微細なバター ニングを行うことが可能となる効果がある。

【図面の簡単な説明】

【図1】本発明の実施形態1~4による薄膜トランジス 夕の構造を説明するための断面図である。

【図2】上記実施形態1~4による薄膜トランジスタの 製造方法を説明するための断面図である。

【図3】上記実施形態1~4による薄膜トランジスタの 製造方法を説明するための断面図である。

【図4】上記実施形態1~4による薄膜トランジスタの 製造方法を説明するための断面図である。

【図5】本発明の実施形態4による薄膜トランジスタの 製造方法を説明するための断面図である。


【図6】従来の技術における問題点を説明するための図

【図7】Moスパッタ時のN2/Ar流量比と、Mo膜 のエッチレート(nm/min)との関係をグラフで示 す図である。


【図8】Moスパッタ時のN₂/Ar流量比と、Mo膜 のシフト量(μ m)との関係をグラフで示す図である。 【図9】Moスパッタ時のN₂/Ar流量比と、Mo膜 の比抵抗($\mu\Omega$ c m)との関係をグラフで示す図であ


【符号の説明】


- 1 ガラス基板
- 2 SiO₂膜
- 3 半導体層
- 4 ゲート絶縁膜
- 5 ゲート電極
- 6 絶縁膜
- 7 ソース,ドレインコンタクト
- 8 A1又はA1合金膜
- 9 窒素を含有するMo膜
- 10 ソース・ドレイン2層配線
- 11 保護膜
- 12 コンタクトホール
- 13 画素電極
- 14 純Mo膜
- 100 薄膜トランジスタ




【図5】













【図7】



【図9】



フロントページの続き

(51)Int.Cl.⁶

識別記号

庁内整理番号

FΙ

H 0 1 L 21/88

技術表示箇所

N

M

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.